PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-023356

(43) Date of publication of application: 26.01.1989

43)Date of publication of applicat

(51)Int.Cl.

G06F 13/00

G06F 11/34

(21)Application number: 62-180723

(71)Applicant : PFU LTD

(22)Date of filing:

20.07.1987

(72)Inventor: HASHINAKA KOJI


IINUMA HIROSHI

(54) TRACE SYSTEM

(57)Abstract:

PURPOSE: To detect a specific area where an interruption is produced by adding a trace permitting circuit to instruct a tracing action to a gate when a signal showing the coincidence between the bus signal value and the trace conditions is received.

CONSTITUTION: A decoding circuit 14 checks whether the bus signal value is coincident with the trace conditions or not when a specific signal, e.g., a fetch signal is outputted. When noncoincidence is obtained, this fact is informed to a trace permitting circuit 15. While a fact showing the coincidence is also informed to the circuit 15. The circuit 15 inhibits the tracing actions to a gate 16 when a data strobe signal DS is produced when the noncoincidence between the bus signal value and the trace conditions is informed. Then the circuit 15 gives an instruction to the gate 16 for tracing actions when the coincidence between said signal value and conditions is informed. Thus it is possible to know a specific area where an interruption is produced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-23356

⑤Int Cl.*

識別記号 301 广内整理番号 C - 7230 - 5B 母公開 昭和64年(1989)1月26日

G 06 F 13/00 11/34 C - 7230 - 5B A - 7343 - 5B

審査請求 未請求 発明の数 2 (全8頁)

❷発明の名称 トレース方式

②特 頭 昭62-180723

❷出 願 昭62(1987)7月20日

砂発 明 者 橋 中

弘 司 神

神奈川県大和市深見西4丁目2番49号 株式会社ビーエフ

ユー大和工場内

砂発 明 者 飯 沼

宏 氏

神奈川県大和市深見西4丁目2番49号 株式会社ピーエフ

ユー大和工場内

②出 願 人 株式会社 ピーエフユ

石川県河北郡宇ノ気町字宇野気 398番地の2

必代 理 人 并理士 京谷 四郎

明 梅 魯

1. 発明の名称

2. 特許請求の範囲

(I) マイクロプロセッサやDMAチャネル等が接続され、データの転送が行われているアドレス・パス、データ・パス及び制御線より構成されたパスのパス信号値をデータ・ストローブ信号に同期してサンプリングし、記録するトレース方式において、

トレース許可回路(5)によってトレース禁止が指示されたときにデータ・ストローブ信号(DS)が出力されることを禁止し、トレースが指示されたときにデータ・ストローブ(3 号(DS) を出力するゲート(6)と、

ゲート(G)から出力される信号(G2)の有意点でバス信号値を取り込んで記録するトレース装置(I)と、バス信号値がトレース条件と合致するか否かを

調べ、合致しない場合には合致しない旨をトレース許可回路(5)に通知し、合致する場合には合致する皆をトレース許可回路(5)に通知するデコード回路(4)と、

バス信号値とトレース条件が合致しないことが 通知されている状態の下においてデータ・ストロープ信号(OS)が生成された時に、ゲート(6)に対してトレース禁止を指示し、バス信号値がトレース条件と合致することが通知され時に、ゲート(6)に対してトレースを指示するトレース許可回路(5)とを具備することを特徴とするトレース方式。

(2) マイクロプロセッサやDMAチャネル等が接続され、データの転送が行われているアドレス・バス、データ・バス及び制御線より構成されたバスのバス信号値をデータ・ストローブ信号に同期してサンプリングし、記録するトレース方式において、

トレース許可回路側によってトレース禁止が指示されたときにデータ・ストローブ信号(OS)が出力されることを禁止し、トレースが指示されたと

きにデーク・ストロープ信号(DS)を出力するゲー。 トODと、

ゲート切から出力される信号(G6)の有意点でバス信号値を取り込んで記録するトレース装置(1)と、特定の関領信号が出力された時に、バス信号値がトレース条件に合致するか否かを調べ、合致しない場合には合致しない旨をトレース許可回路切に通知し、合致する場合には合致する旨をトレース許可回路切に通知するデコード回路切と、

バス信号値とトレース条件が合致しない旨の通知を受けている状態の下でデータ・ストローブ信号(DS)が生成された時に、ゲートのに対してトレース禁止を指示し、バス信号値とトレース条件が合致する旨の通知を受けた時に、ゲートのに対してトレースを指示するトレース許可回路のとを具備するトレース方式。

3. 発明の詳細な説明

(漿漿)

マイクロプロセッサなどの入出力信号群をサン

とが通知された時にゲートに対してトレースを指示するトレース許可回路とにより構成される。 (産業上の利用分野)

本発明は、トレース方式に関するものである。 ハードウェアやソフトウェアを開発またはデバッグする際、使用しているマイクロプロセッサが とのような動作をしているかを知る方法として、 そのマイクロプロセッサ自身の、またはバッファ 等を経由して接続されるアドレス・バスやデータ ・バス、制御信号線を信号処理の1サイクル毎に サンブリングし、記録する方法が知られている。 〔従来の技術〕

第18図はトレース方式の従来例を示す図である。同図において、1はトレース装置を示す。第18図はアドレス・バス、データ・バスおおび 制御信号線の状態を記録する基本的な方法を示すものである。信号線W/Rは前衛信号線の一つで、データ・バス上の信号がマイクロプロセッサから出力されるものか、入力されるものかを指示する信号である。また、DSは、バス上のデータが確

プリングし、記録するトレース方式に関し、

ハードウェアやソフトウェアの開発またはデバッグに役立つバス信号の値を時系列的に記録できると共に、どの部分に割込み等が発生しているかを知ることが出来るトレース方式を提供することを目的とし、

トレース許可回路によっトレース情報が出された。 さってアータースが出するだけである。 さったときにデータと共に「信号の一スない」ときにデータと共っては一次ははないでは、 でったとを禁止するには、 でったいかでは、 でったいかでは、 でったいかでは、 でったいかでは、 でいたとないないが、 でいたとないないが、 でいたのでは、 でいたがは、 でいたが、 でいが、 でいたが、 でいたが、 でいたが、 でいが、 でいたが、 でいが、 でいが

定していることを示す制御信号であり、第18図の例ではDSの立ち上がりでバス上の信号をサンプリングするものとする。(第20図参照)

第18図の方式によりトレースされた例を第19図に示す。同図の上から下に向かってパパの例では、マイクルが進んでいるものとする。第19図の例では、マイクロでロセッサが200000~2 FFF F を地で動作中に割込みが入り、その処理をとしている。このような割込み処理のパス・サイクルのようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、このようにすれば、ことが可能とながしている。

第21図はトレース方式の他の従来例を示す図 である。同図において、2はデコード回路、3は ゲートをそれぞれ示している。第21図において は、トレースしたいアドレスをデコードし、サン アリング信号にゲートをかける方法が採用されている。この場合のトレース例を第22図に示す。 第22図では、割込み処理が行われているアドレス00100~00104番地のバス・サイクル が除外されている。この場合、逆に割込みが発生 していることがトレース結果から判らず、後のバス・サイクル解析に支降を来すことがあった。

〔発明が解決しようとする問題点〕

第18図に示したようなドレース方式では不必 要な部分までトレースされてしまうと云う欠点が あり、また第21図に示すようなトレース方式で は、どの部分に初込み等が発生しているか判らな いと云う欠点があった。

本発明は、この点に鑑みて創作されたものであって、ハードウェアやソフトウェアの開発または デバッグに役立つバス信号の値を時系列的に記録 できると共に、 どの部分に割込み等が発生しているかを知ることが出来るトレース方式を提供することを目的としている。

(問題点を解決するための手段)

(灾施例)

第2図は木発明の1変施例のブロック図、第3 図は第2図の実施例のデコード回路の構成例を示す図、第4図は第2図の実施例の動作を示すタイムチャート、第5図は第2図の実施例によるトレース例を示す図、第6図はトレース許可回路の構

第1図回は本発明の原理図である。バスには、 マイクロプロセッサやDMAチャネルが接続され ている。ゲート6は、トレース許可回路5によっ てトレース禁止が指示されたときにデータ・スト ロープ信号DSが出力されることを禁止し、トレ ースが指示されたときにデータ・ストローブ信号 DSを出力する。トレース装置1は、ゲートらか ら出力される信号 G 2 の有意点(例えば立上が り)でバス信号値を取り込んで記録する。デコー ド回路4は、バス信号値がトレース条件と合致す るか否かを調べ、合致しない場合には合致しない 旨をトレース許可回路 5 に通知し、合致する場合 には合致する旨をトレース許可回路5に通知する。 トレース許可回路5は、バス信号値とトレース条 件が合致しないことが通知されている状態の下に おいてデータ・ストローブ信号DSが生成された 時に、ゲート6に対してトレース禁止を指示し、 パス信号値がトレース条件と合致することが通知 され時に、ゲート6に対してトレースを指示する。

第1図(1)は本発明の第2番目の発明の原理図で

成例を示す図である。図において、4はデコード回路、5はトレース許可回路、6はNANDゲート、7~10は排他的論理和ゲート、11はANDゲート、12はトレース除外領域設定レジスタ、28はDフリップ・フロップをそれぞれ示している。

 レースから除外される。なお、バス信号の値とは、 アドレス・バス上のアドレスの値、データ・バス 上のデータの値、制御線上の制御信号の値を集合 したものを意味している。

第7図は本発明の他の実施例のブロック図、第8図は他の実施例におけるデコード国路の構成例を示す図、第9図は他の実施例におけるトレース許可国路の構成例を示す図、第10図は他の実施例の動作を示すクイムチャート、第11図は他の実施例によるトレース例を示す図である。

第7図ないし第9図において、14はデコード 回路、15はトレース許可回路、16はNAND ゲート、17~20は排他的論理和ゲート、21 はANDゲート、22はトレース除外領域設定レ ジスタ、23と24はANDゲート、25は反転 ゲート、26と27はORゲート、28はDフリ ップ・フロップ、29と30は反転ゲート、31 も反転ゲートをそれぞれ示している。

第7図の実施例においては、デコード回路 1 4 にアドレス信号の他に命令フェッチを示す信号 F

ETCHが入力しており、出力G3とG4はFE TCHが出力されているときのみ出力するように なっている。G3はトレース有効領域以外がアク セスされることを示す信号であり、G4はトレー ス有効領域がアクセスされていることを示す信号 である。トレース許可回路15内にはラッチ回路 があり、G3によりプリセットされ、G4により リセットされる。このラッチ回路の出力の初めの _____ D S 1 回分を削除した信号が G 5 であり、これで DSにゲートをかけて G 6 を作っている。 第10 図のタイムチャートでは、マイクロブロセッサが 10000~3FFFF番地以外で動作している 途中で30000番地に書き込みを行っているが、 これは命令フェッチでないため、FBTCH信号 は出力ざれず、トレース除外は継続される。この 場合のトレース結果は第11図に示される。

以上の実施例では、デコード信号をアドレス信号に限定しているが、データ信号や制御信号を対象とすることも出来る。また、デコード回路によるトレース条件が変更可能であることは云うまで

もない。

〔発明の効果〕

第1番目の発明の効果について説明する。マイクロプロセッサの多くは「先行フェッチ」と呼れる命令先読み機能を持っている。これは現在実行中の命令より数ステップ次の命令を読み込んで置く機能であるが、これに割込み要求があり、その割込み処理を終えて元のプロセッサに復帰した場合、第12図のように改めて復帰する番地からプログラムをフェッチする。

この動作を従来よりある「設定したトレース除外領域での動作を全てトレースしない」と云う条件で「00000~0FFFFを地での動作をトレースしない」ようにすると、第13図のように割込み処理を挟んで同じ命令が2度トレースされてしまう。第13図のトレース精果では、途中に対込み処理が入ったことが不明であるため、マイクロプロセッサ動作解析の際に支険を来すことがある。

第1番目の発明は、この場合に割込みがあった

(トレース除外領域に入った)ことがトレース結果に残るように、トレース除外領域へ入った場合の最初の命令のみをトレースしておくと云うものある。第1番目の発明によるトレース結果は第14図のようになり、初込みがあったことが明確になり、二重にトレースされている命令フェッチの解析が学になる。

第2番目の発明の効果について説明する。マイクロで、サが第15図のように動作する場場であると、トレースだけを判定条件にすると、トレースは現なの動作が多数トレースされたり、必要とする情報がトレースされなかったりする。これに対して「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする」、「以降の動作をトレースする。

このように、本発明によれば、バス転送サイク ルやプロセッサの動作解析の際に有効なトレース 結果を得ることが出来る。

特開昭64-23356(5)

4. 図面の簡単な説明


第1図は本発明の原理図、第2図は本発明の1 実施例のプロック図、第3図は第2図の実施例の デコード回路の構成例を示す図、第4図は第2図 の実施例の動作を示すタイムチャート、第5図は 第2図の実施例のトレース例を示す図、第6図は 第2図の実施例のトレース許可回路の構成例を示 す図、第7図は本発明の他の実施例のブロック図、 第8図は第7図の実施例のデコード団路の構成例 を示す図、第9図は第7図の実施例のトレース許 可回路の構成例を示す図、第10図は第7図の実 施例の動作を示すタイムチャート、第11図は第 7 図の実施例のトレース例を示す図、第12 図は 割込み処理前後のマイクロプロセッサの動作例を 示す図、第13図は第12図のパス・サイクルを 従来技術によってトレースした場合のトレース結 果を示す図、第14図は第12図のバス・サイク ルを第1番目の発明のトレース方式によってトレ ースした場合のトレース結果を示す図、第15図


は割込み処理前後のマイクロブロセッサの他の動作例を示す図、第16図は第15図のバスよの発明のトレース方式図、第18回のトレースは第15回のトレースは異を第28回のトレースはある大力によってトレースとした場合のバス・サインースとは、第18回は第18回のトレース例を示す図、第18回は第18回のはよいの動作を示すタイムチャート、第21回は来例の動作を示すタイムチャート、第21回は来例の動作を示すタイムチャートでである。

1 … トレース装置、2 … デコード回路、3 … ゲート、4 … デコード国路、5 … トレース許可回路、6 … N A N D ゲート、7 ないし10 … 排他的論理和ゲート、11 … A N D ゲート、12 … トレース除外領域設定レジスタ、14 … デコード回路、15 … トレース許可回路、16 … N A N D ゲート、17 ないし18 … 排他的論理和ゲート、22 … トレース除外領域設定レジスタ、23 と24 … A N

Dゲート、25…反転ゲート、26と27、…OR
回路、28…Dフリップ・フロップ、29と30
…反転ゲート、31…反転ゲート。


特許出願人 株式会社ピーエフユー 代理人弁理士 京 谷 四 郎







第/図(b)

特開昭64-23356 (6)






特開昭64-23356 (**7**)




他の実施例のトレース例 第11回




割込み処理前後のマイクロプロセッサの動作例第12 図

特別昭64-23356(8)




割込み处理前後のマイクロ ブロセッサの他の動作例 第15 図



第2番目の発明でのトレース第17回

00200 春紀7年7279 3000 2 春紀7年47mサ



第20图

